<wbr id="nzjs3"><p id="nzjs3"></p></wbr>
    <tr id="nzjs3"><source id="nzjs3"><dl id="nzjs3"></dl></source></tr><strike id="nzjs3"><p id="nzjs3"></p></strike>

    <em id="nzjs3"></em>
        <big id="nzjs3"></big>

        <em id="nzjs3"></em>
                  1. <wbr id="nzjs3"><pre id="nzjs3"><dl id="nzjs3"></dl></pre></wbr>
                    1. <em id="nzjs3"><source id="nzjs3"></source></em>
                        news 新聞資訊
                        行業資訊首頁>新聞資訊>行業資訊
                        臺積電3nm工藝計劃每平方毫米集成2.5億晶體管 2022年大規模量產
                        2020-04-20

                             4月20日消息,據國外媒體報道,在芯片工藝方面走在行業前列的代工商臺積電,已順利大規模量產5nm工藝,良品率也比較可觀。

                        taijidian_500

                          在5nm工藝量產之后,臺積電工藝研發的重點就將是3nm和更先進的工藝。對于3nm工藝,外媒的報道顯示,臺積電是計劃每平方毫米集成2.5億個晶體管。

                          臺積電在3nm工藝方面已研發多年,多年前就在開始籌備量產事宜。臺積電創始人張忠謀在2017年的10月份,也就是在他退休前8個月的一次采訪中,曾談到3nm工廠,當時他透露采用3nm工藝的芯片制造工廠計劃在2022年建成,保守估計建成時可能會花費150億美元,最終可能會達到200億美元。

                          而在去年10月份的報道中,外媒表示臺積電生產3nm芯片的工廠已經開始建設,工廠占地50到80公頃,預計花費195億美元。

                          在4月16日的一季度財報分析師電話會議上,臺積電副董事長兼CEO魏哲家也曾談到3nm工藝,他表示3nm工藝的研發正在按計劃推進,計劃2021年風險試產,他們的目標是在2022年下半年大規模量產。

                          魏哲家在會上還透露,3nm是他們在5nm之后在芯片工藝上的一個完整的技術跨越,同第一代的5nm工藝(N5)相比,第一代的3nm工藝(N3)的晶體管密度將提升約70%,速度提升10%到15%,芯片的性能提升25%到30%,3nm工藝將進一步夯實他們未來在芯片工藝方面的領導地位。

                        版權所有:武漢蓋威爾信息科技有限公司 備案號:鄂ICP備12011588號-1技術支持:新網科技
                        中国熟妇人妻videos,黑人粗大a片在线观看,国产大屁股视频免费区,漂亮人妻当面被黑人玩弄